مقاله کاهش تراکم اتصالات در مرحله بهینه سازی منطقی با بهره گیری از اطلاعات افراز با word دارای 6 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله کاهش تراکم اتصالات در مرحله بهینه سازی منطقی با بهره گیری از اطلاعات افراز با word کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.

این پروژه توسط مرکز مرکز پروژه های دانشجویی آماده و تنظیم شده است

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله کاهش تراکم اتصالات در مرحله بهینه سازی منطقی با بهره گیری از اطلاعات افراز با word،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله کاهش تراکم اتصالات در مرحله بهینه سازی منطقی با بهره گیری از اطلاعات افراز با word :

سال انتشار: 1387

محل انتشار: شانزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: 6

نویسنده(ها):

علی عربی – دانشکده مهندسی کامپیوتر، دانشگاه صنعتی امیرکبیر
مرتضی صاحب الزمانی – دانشکده مهندسی کامپیوتر، دانشگاه صنعتی امیرکبیر
مهدی سعیدی – دانشکده مهندسی کامپیوتر، دانشگاه صنعتی امیرکبیر

چکیده:

تراکم اتصالات امروزه به عنوان یکی از مباحث کلیدی در طراحی مدارات بسیار مجتمع به شمار می رود. تراکم بر روی مساحت، کارایی و نیز نویز همشنوایی یک تراشه تاثیر گذار بوده و از این رو کاهش آن به یکی از اهداف اصلی بهینه سازی در مراحل مختلف چرخه طراحی VLSI تبدیل شده است. در این مقاله، یک روش بهینه سازی منطقی بر پایه اطلاعات مرحله افراز و با هدف کاهش تراکم اتصالات ارایه شده است. به عبارتی دیگر در این مقاله برای بهبود تخمین محل نسبی سلول ها و نیز طول اتصالات در مرحله بهینه سازی منطقی، ضمن ارایه یک متدولوژی نوین از اطلاعات مرحله افراز نظیر تعداد تقاطع نت ها استفاده می شود. نتایج به دست آمده بر روی مدارات آزمون بهبود 3/6% در ماکزیمم تراکم اتصالات و بهبود 2/4% در متوسط تراکم اتصالات و 4/8% در افزایش سرعت را در مقایسه با متدولوژی رایج نشان می دهد.